2나노는 설계 도구부터 만들어야 한다 "삼성 파운드리와 모든 선단공정에서 매우 강하게 협력하고 있다." 1월 8일 서울 삼성동 그랜드 인터컨티넨탈 파르나스. 샹카 크리슈나무르티 시높시스 최고제품개발책임자(CPDO)가 연례 콘퍼런스 '시높시스 컨버지 코리아 2026' 무대에서 한 말입니다. 시높시스는 반도체 설계 소프트웨어를 만드는 회사입니다. 칩을 직접 만들지 않는 회사의 임원이 삼성의 최첨단 공정 전부를 언급했다는 점이 이날 발언의 핵심이었습니다.
8일 콘퍼런스에서 크리슈나무르티 CPDO는 "시스템LSI와도 모바일 분야의 모든 엑시노스 프로그램에서 강한 협력 관계를 유지하고 있다"고 밝혔습니다. 엑시노스는 삼성전자 시스템LSI사업부가 개발하는 모바일 애플리케이션 프로세서, 즉 스마트폰의 두뇌 역할을 하는 칩입니다. 위탁생산을 맡는 파운드리 사업부에 이어 칩을 직접 설계하는 사업부까지 협력 대상에 들어간 겁니다. 양사의 협력 범위가 시스템반도체 영역으로 넓어지고 있다는 의미입니다.
과거의 관계는 설계 프로그램을 공급받는 쪽과 공급하는 쪽이었습니다. 지금은 첨단 공정에 최적화된 설계 환경을 함께 구축하는 단계로 옮겨갔습니다. 시높시스 쪽 변화도 있었습니다. 이 회사는 지난해 엔지니어링 시뮬레이션 소프트웨어 기업 앤시스를 인수했습니다. 이후 반도체 설계와 열·전력·구조 같은 물리 현상을 설계 단계부터 함께 분석하는 체계를 만들고 있습니다. 회로를 다 그린 뒤에 문제를 따로 확인하던 기존 방식과 순서가 다릅니다.
선단공정은 2나노미터급을 포함해 반도체 회로를 더 작고 촘촘하게 만드는 최첨단 제조 기술입니다. 1나노미터는 10억분의 1미터입니다. 회로가 작아지면 같은 면적에 더 많은 기능을 넣을 수 있습니다. 다만 파운드리가 새 공정을 개발하는 것만으로는 주문이 들어오지 않습니다. 고객이 그 공정에 맞춰 실제로 칩을 설계하고 검증할 수 있는 소프트웨어와 설계 방법이 함께 갖춰져야 수주로 이어집니다. 삼성전자가 설계 생태계를 함께 만드는 배경입니다.
미세화의 이면에는 설계 난도 상승이 있습니다. 회로가 작아질수록 설계는 더 어려워집니다. 업계에서는 AI 칩과 첨단 패키징 기술이 고도화되면서 설계 과정에서 고려할 요소가 크게 늘고 있다는 분석이 나옵니다. AI 칩은 여러 반도체 구성 요소를 한 공간에 집적하기 때문에 연결선을 훨씬 촘촘하게 구성해야 합니다. 이 과정에서 전기가 안정적으로 흐르는지, 열이 과도하게 발생하지 않는지, 휨 현상이 생기지 않는지를 동시에 살펴야 합니다.
크리슈나무르티 CPDO는 한국 시장을 이렇게 설명했습니다. "현재 한국에서는 메모리가 사업의 상당 부분을 이끌고 있지만 삼성 파운드리와 시스템LSI뿐 아니라 리벨리온·퓨리오사AI 등 국내 반도체 설계기업과도 반도체 설계 소프트웨어와 물리 현상 시뮬레이션 전반에서 긴밀하게 협력하고 있다"며 "비메모리 분야에서도 혁신과 사업 기회를 확대해 나갈 것"이라고 말했습니다. 협력 대상이 대기업 두 사업부에 국한되지 않는다는 설명입니다.
선단공정 경쟁의 승부처가 공장 안에만 있지 않다는 점입니다. 삼성 파운드리 입장에서는 이런 설계 환경을 얼마나 빠르게 갖추느냐가 선단공정 고객 확보와 직결됩니다. 앞으로 지켜볼 지점은 두 가지입니다. 시높시스의 AI 에이전트 기술을 활용한 반도체 설계 자동화가 양사 협력 범위를 어디까지 넓히는지, 그리고 메모리 중심인 국내 반도체 사업 구조에서 비메모리 비중이 어떻게 움직이는지입니다. 1월 8일 서울에서 나온 "모든 선단공정"이라는 표현의 실체는 결국 이 두 축에서 확인될 것입니다.
