삼성전자 “로직·메모리 배치 최적화…AI칩 한계 돌파”

삼성전자가 AI 칩의 속도 병목을 없애겠다고 나섰다 로직과 메모리를 어떻게 배치하느냐. 삼성전자가 차세대 AI 메모리의 핵심 문제로 꺼낸 질문입니다. 칩을 높이 쌓는 것만으로는 부족하다는 진단입니다. AI 연산량이 급증하면서 연산 장치와 저장 장치 사이에서 데이터가 막히는 현상이 심화하고 있습니다. 삼성전자는 이를 '메모리 장벽'이라 부르고, 구조를 바꿔 허물겠다고 밝혔습니다.

삼성전자는 7월 1일 대만 타이베이 세미콘 타이완 2026에서 차세대 메모리 비전을 발표했습니다. 최장석 메모리사업부 상품기획팀장 상무가 메모리 임원 서밋 기조연설에 나섰습니다. 발표한 개발 방법론의 이름은 CUBE입니다. 용량(Capacity), 최적화(Utilization), 대역폭(Bandwidth), 전력·열 효율(Efficiency)의 첫 글자를 딴 것입니다. 단순 명칭이 아니라 앞으로의 제품 로드맵을 관통하는 설계 원칙입니다.

최 상무는 기조연설에서 "3D 메모리의 핵심은 단순히 칩을 쌓는 것이 아니라 각 층을 어떻게 활용하느냐에 있다"고 말했습니다. 삼성전자가 집중하는 것은 로직과 메모리의 배치 최적화입니다. 로직은 연산을 처리하는 칩이고, 메모리는 데이터를 저장하는 칩입니다. 두 칩 사이의 거리가 멀수록 데이터를 주고받는 데 시간이 걸리고 전력 소모도 늘어납니다. 삼성전자는 다이(Die, 반도체 칩 단위) 간 거리를 줄이고, 회로기판 면적을 늘리지 않는 수직 확장을 통해 이 병목을 해소하겠다고 밝혔습니다. 단일 비트의 데이터를 이동하는 데 드는 에너지를 최소화하는 것도 CUBE의 세부 과제입니다.

AI 연산량이 늘어날수록 로직이 요구하는 데이터 처리 속도는 빨라집니다. 그런데 메모리는 칩을 아무리 높이 쌓아도 구조적으로 데이터를 전달하는 속도에 한계가 있습니다. 이것이 '메모리 장벽'의 본질입니다. 기존 고대역폭메모리(HBM)는 여러 개의 메모리 다이를 수직으로 쌓아 대역폭을 높이는 방식이었습니다. 대역폭은 단위 시간에 처리할 수 있는 데이터의 양을 뜻합니다. 삼성전자는 이 방식의 다음 단계로, 배치 자체를 최적화해 지연을 줄이는 구조 혁신을 제시한 것입니다.

이번 비전은 제품으로 연결됩니다. 삼성전자는 현재 7세대 HBM4E보다 성능을 2배 높인 8세대 HBM5를 개발하고 있습니다. 이후 선보일 zHBM은 HBM4E 대비 성능을 최대 8배 높이고 열저항을 최대 90% 낮추는 것이 목표입니다. 기존 D램과 낸드 플래시 메모리의 한계를 동시에 넘으려는 하이브리드 솔루션 zNAND-O는 2028년 샘플링을 목표로 하고 있습니다. 이 제품은 대규모 AI 언어모델 구동에 특화된 설계입니다.

삼성전자는 이 전략을 시장 지배력을 바탕으로 추진하겠다고 밝혔습니다. 카운터포인트리서치에 따르면 올해 2분기 기준 글로벌 D램 시장에서 삼성전자의 점유율은 39%로 1위입니다. 생산 능력도 앞섭니다. 옴디아 기준 올해 삼성전자의 연간 D램 생산능력은 300㎜ 웨이퍼 기준 817만 5000장입니다. SK하이닉스 666만 장, 마이크론 360만 장과 비교하면 삼성전자가 약 1.2배에서 2.3배 앞서 있습니다. 다만 HBM 분야에서는 SK하이닉스가 먼저 고객사 납품을 시작한 상황입니다. 삼성전자가 이번 전략 발표를 통해 기술 방향성을 선점하려는 배경이기도 합니다.

AI 칩 성능의 한계는 연산 장치가 아니라 메모리에서 온다는 것입니다. 삼성전자가 꺼낸 질문 — 칩을 어떻게 쌓느냐가 아니라 어떻게 배치하느냐 — 은 그 병목을 어디서 풀어야 하는지를 가리킵니다. 구체적인 제품인 HBM5와 zHBM, zNAND-O가 이 방향성을 얼마나 빠르게 양산으로 연결하는지가 삼성전자가 증명해야 할 다음 과제입니다.